Phát triển thiết kế FPGA triển khai nhanh hơn. 

     Mô đun NI LabVIEW FPGA cùng với tiêu chuẩn cấu hình lại phần cứng I/O của NI (RIO) đã tạo ra mảng lập trình (FPGAs) dễ tiếp cận hơn với các kỹ sư và các nhà khoa học. Tuy nhiên, một khó khăn được biết đến với công nghệ FPGA là khắc phục nhiệm vụ xử lý tổng hợp một cách chuyên sâu, định vị, lập bản đồ và định tuyến một thiết kế FPGA, mà kết quả trong thời gian biên dịch từ hàng chục phút đến vài giờ. Tiếp tục vấn đề này, định luật Moore đã dẫn đến một thứ lớn hơn, thiết kế phức tạp hơn đòi hỏi biên soạn dài hơn. Nếu không tác động, thời gian biên dịch của quá trình thiết kế tổng thể FPGA sẽ ngày càng lớn.
     LabVIEW FPGA bao gồm các khả năng mô phỏng và tổng hợp, giúp đẩy nhanh quá trình hệ thống nhúng của bạn phát triển bằng cách kiểm tra thiết kế của bạn và tải các trình biên dịch cho các trung tâm biên soạn từ xa. Các tính năng mới của LabVIEW FPGA 2012 củng cố hơn nữa sản phẩm của bạn với các tính năng bổ sung để giảm thời gian biên dịch và mở rộng hỗ trợ mô phỏng.
     Là một kỹ sư hay nhà khoa học, bạn có thể nhìn vào những thách thức của quá trình thiết kế LabVIEW FPGA này như là một phương trình thời gian, như minh họa trong hình 1. Trong một nỗ lực để giảm lượng thời gian của bạn đang đầu tư trong việc hoàn thành dự án, bạn đang tìm kiếm phương án để tối ưu hóa độ dài của biên dịch và số lượng biên dịch cần thiết.

     Một chiến lược để giảm tổng thể thời gian biên dịch tác động đến các hệ số trong phương trình: giảm số lượng biên dịch cần thiết bằng cách kiểm tra thiết kế của bạn đầu tiên và/ hoặc giảm bớt thời gian biên dịch riêng của mình. Để hỗ trợ cho cả hai chiến lược, NI đã tiếp tục đầu tư trong LabVIEW FPGA nhiều tính năng bằng cách cải thiện hơn nữa trong LabVIEW FPGA 2012.
     Để giảm số lần lặp lại biên dịch, LabVIEW FPGA bao gồm khả năng để xác minh tính logic ứng dụng của bạn cả hai chức năng và cho thời gian trước khi biên dịch.
Xác minh FPGA của bạn VI thực hiện trên một máy tính phát triển, bạn có thể kiểm tra logic của một VI FPGA trước khi biên dịch nó bằng cách chạy VI FPGA trên một máy tính phát triển với mô phỏng I/O. Khi bạn chạy VI FPGA trên máy tính phát triển, bạn có thể sử dụng tất cả các kỹ thuật gỡ lỗi của LabVIEW truyền thống, chẳng hạn như các thiết bị thăm dò, làm nổi bật các lệnh thi hành, điểm dừng, và kiểm tra từng bước lệnh. Để tiếp tục thực hiện thiết kế của bạn, tạo ra một VI kiểm tra máy chủ để khẳng định các yếu tố đầu vào FPGA và giám sát FPGA I/O. Trong LabVIEW FPGA 2012, khi bạn chạy VI FPGA của bạn trên máy tính phát triển, bạn sẽ thấy cải thiện độ tin cậy đối với thời gian khi thực hiện một chu kỳ nhiều thời điểm lập với chu kỳ xung giống nhau hoặc khác nhau và khi chia sẻ tài nguyên giữa hai hoặc nhiều đơn vị chu kỳ lập.

     LabVIEW FPGA cũng bao gồm hỗ trợ cho các mô phỏng chu kỳ 1 cách chính xác để đạt được một sự tin cậy cao hơn cho thiết kế FPGA của bạn trước khi bạn biên dịch. Xác minh FPGA VI của bạn với mô phỏng chính xác chu kỳ.
Mô phỏng chính xác chu kỳ kiểm tra cả các logic và hạn chế thời gian của các ứng dụng của bạn bằng cách mô phỏng các tầng thấp của mã LabVIEW FPGA của bạn, được tạo ra bởi LabVIEW FPGA. Những mô phỏng này cũng cung cấp cho bạn khả năng kiểm tra toàn bộ ứng dụng FPGA của bạn, tích hợp LabVIEW FPGA và IP Component-Level (CLIP) logic.
     Theo truyền thống, mô phỏng chính xác chu kỳ yêu cầu bạn tạo ra ngôn ngữ phức tạp mô tả phần cứng (HDL) dựa trên việc thử nghiệm để thực hiện logic FPGA của bạn và đọc các đầu ra I/O. Bạn có thể phát triển việc thử nghiệm chính xác chu kỳ của bạn nhanh hơn với LabVIEW FPGA bằng cách tạo ra một máy chủ VI để hoạt động như việc thử nghiệm của bạn và điều chỉnh thời gian mô phỏng của bạn bằng cách kiểm soát các giả lập chính xác chu kỳ của bên thứ ba. Chức năng tiên tiến này của LabVIEW FPGA được biết đến như mô phỏng đồng thời. LabVIEW FPGA 2012 mở rộng hỗ trợ mô phỏng đồng thời với mô phỏng chính xác chu kỳ hiện nay bao gồm Mentor Graphics Questa Advanced Simulator.

Giảm Thời gian Một Biên dịch: Chuyển biên dịch của bạn sang Linux

     Đó là điều cần thiết để xác minh thiết kế FPGA của bạn trên máy tính phát triển để tránh biên dịch không cần thiết do lỗi lập trình, tuy nhiên, cuối cùng, biên soạn và thử nghiệm trong phần cứng cần thiết. Phần cứng thử nghiệm FPGA là các mô phỏng có độ chính xác tối đa, thậm chí là tốt nhất mô phỏng chính xác chu kỳ có thể không hoàn toàn mô hình tất cả các khía cạnh của các khả năng xảy ra trong thế giới thực. Để giúp quá trình này, LabVIEW FPGA có một kiến trúc biên dịch có khả năng chuyển đổi biên soạn để các máy tính chuyên dụng hoặc trang web trong văn phòng của bạn hoặc máy chủ điện toán đám mây NI biên dịch.

     Trong LabVIEW FPGA 2012, bạn có thể lặp nhanh hơn với tùy chọn biên dịch FPGA mới dựa trên Linux. Người biên soạn dựa trên Linux cung cấp các lợi ích về hiệu suất đáng kể so với người biên soạn dựa trên Windows, giảm thời gian biên dịch. Đối FPGA Vis lớn hơn, phức tạp hơn, NI đã thấy sự sụt giảm đáng kể trong thời gian biên dịch từ 20 đến 50%, tuy nhiên, hiệu suất lợi nhuận khác nhau dựa trên các thông số kỹ thuật của máy thực hiện việc biên soạn và kích thước của các mục tiêu FPGA. Trình biên dịch dựa trên Linux có sẵn với cài đặt ban đầu, không duy trì trình biên dịch điện toán đám mây LabVIEW FPGA, hoặc bạn có thể thiết lập của riêng bạn trong các máy chủ biên soạn.